电路设计的毕业论文

【摘要】组合逻辑电路在实际设计环节中，常会遇到TTL集成电路与CMOS集成电路的电平转换，输入和输出接口等一些实际操作方面的问题，本文就这些实际问题进行分析并介绍相应的解决方法。

【关键词】组合逻辑电路;电路设计;解决方法

随着数字电子技术的不断发展，数字电路已被广泛应用于现代数字通信、自动控制、数字计算机、数字测量等各个领域，并已深入我们的日常生活中。数字电路又称逻辑电路，可分为组合逻辑电路和时序逻辑电路两种。它们的区别在于时序逻辑电路有存储单元，具有记忆功能。而组合逻辑电路没有，它只由常用门电路组合而成，即没有从输出到输入的反馈连接，它的输出仅决定于该时刻的输入状态。在对组合逻辑电路原理进行设计时，可采用以下方法步骤：(1)分析设计要求，理清输入与输出的端口数和相互关系;(2)根据分析结果，设定变量并进行状态赋值，再列出相应的真值表;(3)由真值表写出逻辑电路的输出表达式;(4)利用卡诺图或逻辑公式将输出表达式进行化简;(5)根据最简表达式画出相应逻辑电路图。按照上述方法步骤，组合逻辑电路原理设计就完成了，但实际设计工作除此之外，还包括电路器件的选择，安装和调试等过程。而往往就是在这些环节中容易遇到问题，现将常遇问题及解决方法归纳如下：

1.接口电路的电平转换

在设计组合逻辑电路时，常常由于速度、功耗和带负载能力等问题需要将TTL门电路和CMOS门电路混合使用。这两种门电路的电源电压、参数指标等均有所不同，因此不能直接连接，而需要借助于接口电路。接口电路是指不同类型逻辑门电路之间或逻辑门电路与外部电路之间有效连接的中间电路。接口电路的设计主要分以下两种情况：第一，用TTL门电路驱动CMOS门电路。TTL门电路的电源电压为+5V，而CMOS的电源电压范围是3～18V，因此需要将TTL输出的高电平值升高来驱动CMOS门电路。方法是利用TTL门电路中的OC门做接口，适当选取OC门的外接电源和电阻来满足CMOS门电路对电源电压的要求。由OC门的功能分析可知，OC门输出的低电平约等于0.3V，高电平约等于UCC。所以，改变电源电压可以方便地改变其输出高电平。图1第二，用CMOS门电路驱动TTL门电路。方法是应用六反相缓冲器等专用接口器件直接驱动TTL负载电路，如图1所示。这类专用接口器件使用电源为+5V电源，与TTL负载电路一致，输入端允许超过电源电压，可与CMOS门电路电源相配合使用。

2.扇入问题

扇入问题是指门电路输入端口与实际电路输入端口的关系，一般分以下两种情况：(1)门电路多余输入端的处理设计电路时，需要用到的集成门电路的输入端多于实际电路需要的输入端数时，就需要将多余的输入端进行处理。在保证输入正确逻辑电平的条件下，可将多余的输入端接高电平或低电平。如果是与门或与非门，应将多余的输入端接高电平;如果是或门或或非门，应将多余的输入端接地或接低电平。为防止干扰，多余的输入端一般不能悬空。接高、低电平的方法可通过限流电阻接正电源或地，也可直接和地相连接，如图2所示。但要注意输入端所接的电阻不能过大，否则将改变输入逻辑状态。(2)门电路输入端少于实际电路需要输入端的处理当用到的集成门电路的输入端少于实际电路需要的输入端数时，可采用分组的方法进行解决。例如，实际电路需要与非门输入端口为A、B、C、D共4个，但集成门电路是2输入端与非门，可按以下分组连接解决，输出Y=，如图3所示。

3.扇出问题

逻辑电路的扇出问题，主要是指它的带负载能力，即在设计电路时，可能存在一个门电路的输出端所带的负载门太多，超出了它的带负载能力。门电路的带负载能力主要通过扇出系数N来说明，它代表电路能驱动同类型门电路的最大个数。当输出高电平、带拉电流负载时：如果NH≠NL，则把较小的个数定义为扇出系数。在设计电路时，可采用扇出系数大的门电路作为输出门。在设计组合逻辑电路时，除了以上所分析的问题外，还有一些细节需要注意的。如：用中规模集成电路实现组合函数会使电路连接简单很多;对逻辑表达式的变换与化简，是尽可能使其与给定的组合逻辑器件的形式一致，而不是单纯简化;设计时应考虑合理充分地应用组合器件的功能，应尽量选用结构原理比较简单的，但数量又少的器件来满足设计要求。综上所述，要成功设计出一个组合逻辑电路不容易，要设计一个结构简单、功能完整、参数合理的组合逻辑电路就更难，这需要设计者不断地去尝试、安装和调试，从设计的过程去积累经验。

参考文献

[1]余孟尝.数字电子技术基础简明教程(第三版)[M].高等教育出版社,2007,01.

[2]叶挺秀.电工电子学[M].高等教育出版社,2014,07.

[3]曾令琴.电工电子技术[M].人民邮电出版社,2006,12.

 ()   () 

本文标签：

[!--temp.ykpl--]